ANTONIO AUGUSTO LISBOA DE SOUZA

Slides:



Advertisements
Apresentações semelhantes
Flip-Flops e Dispositivos Correlatos
Advertisements

Contadores e Registradores
Introdução Revisão de Conceitos de Circuitos Lógicos e Estruturas para Arquitetura de Computadores.
Lógica booleana e implementação de funções booleanas
Circuitos Lógicos e Organização de Computadores Capítulo 8 –Circuitos Seqüenciais Síncronos Ricardo Pannain
Arquitetura e organização de computadores.
LOT-SIZE PROBLEM   PROBLEMA DE DIMENSIONAMENTO DE LOTES COM VÁRIOS CENTROS DE PRODUÇÃO. Sheila Souza Lino.
Ney Laert Vilar Calazans
Parte 7 - VHDL: Processos, Paralelismo e o Comando process (Continuação) LABORG 05/outubro/2009 César Augusto Missio Marcon Ney Laert Vilar Calazans.
Parte 2 – Introdução a VHDL Uso de Hierarquia LABORG Fernando Gehm Moraes César Marcon Ney Laert Vilar Calazans 31/agosto/2009.
Modelos de Troca de Dados em Nível Elétrico
Introdução aos Sistemas Digitais
Unidades de Execução e de Controle Sistemas Digitais.
Eletrônica Digital Funções e Portas Lógicas
Circuitos Lógicos Sequenciais
MC542 Organização de Computadores Teoria e Prática
Testabilidade Design for Testability (DFT) Guido Araujo Julho 2003.
MC542 Organização de Computadores Teoria e Prática
Projeto de Circuitos Sequenciais Síncronos
Contadores Digitais.
Análise de Circuitos Sequenciais Síncronos
Registradores de deslocamento (Shift Register)
Contadores Contadores são circuitos digitais que variam os seus estados, sob um comando de um clock (relógio), de acordo com uma sequencia predeterminada.
1. Circuitos seqüenciais - conceito 2. Flip-flops 3. Registradores 4
Eletrônica Digital II ELT013
Índice Sumário Implementação de Contadores Implementação de contadores
Análise do Lugar das Raízes
Circuitos Combinacionais Básicos Descrição VHDL
Índice SUMÁRIO Introdução ao projeto de lógica seqüencial.
Análise de circuitos sequenciais síncronos
Dezembro de 2005 Sistemas Digitais 1 Síntese com um flip-flop por estado Prof. Carlos Sêrro Adaptado para l ó gica positiva por Guilherme Arroz SISTEMAS.
Contadores e Divisores de Frequência
Projeto de um Comparador Descrição Estrutural x Comportamental
ENGA78 – Síntese de Circuitos Digitais
Eletrônica Digital II ELT013
Circuitos Sequenciais
Eletrônica Digital II ELT013
Circuitos Combinacionais Básicos Descrição VHDL
Aplicações com flip-flops
SISTEMAS DIGITAIS AULA 8
Hardware Description Language Aula 9 –Verilog HDL Prof. Afonso Ferreira Miguel, MSc.
Sistemas Digitais e Arquitetura de Computadores - SDAC
8088 Assembly Software Básico Mitsuo Takaki.
Codificação de Sinais Universidade Federal do Pará
GERENCIAMENTO DE PROJETOS
Diagrama de estado ? Exemplo:
Sistema de controle com compensação em retroação
Introdução à Computação Componentes Básicos dos Computadores
FLIP-FLOPS Introdução.
SISTEMAS DIGITAIS AULA 7 Prof. José Bezerra de Menezes Filho CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA DA PARAÍBA DA PARAÍBA.
Eletrônica Digital II ELT013
FLIP-FLOPs.
Exercício: Contar mentalmente um tempo de 10 segundos
Germano Maioli Penello
Máquinas de Estados Finitos (cont)
Latches e Flip-Flops (1/2)
Introdução às Máquinas de Estados Finitos (Finite State Machine - FSM)
Registradores Prof.: José Mauricio Neto
LATCHES e FLIP-FLOPs Aula 9 GRECO-CIN-UFPE Como implementar uma célula de memória? Latches e Flip-Flops r n-1 r n-2 r n-3 r n-4 r 0 célula { 0,1} = 1.
Exercício: Trazer próxima aula
Latches e Flip-Flops (2/2)
Exercícios: trazer próxima aula
Modelos de Troca de Dados em Nível Elétrico ARQUITETURA DE COMPUTADORES II Prof. César Augusto M. Marcon.
Cap. V – Análise e Síntese de Circuitos Sequenciais Síncronos
Lei de Moore O número de transistores num circuito integrado duplica todos os 18 meses. Isto é extremamente relevante porque... as gates são feitas a partir.
Circuitos Lógicos Sequenciais
Codificadores e Decodificadores Prof. Lucas Santos Pereira
Controle de Sistemas Dinâmicos Sistemas de Controle - Implementação analógica Fevereiro Departamento de Eletrotécnica MA9 - Análise pelo método.
Circuitos Digitais Prof. Marcio Cunha Aula 11 – Circuitos Sequenciais: Contadores.
Eletrônica Digital Circuitos Sequenciais
Transcrição da apresentação:

ANTONIO AUGUSTO LISBOA DE SOUZA Análise de Contadores ANTONIO AUGUSTO LISBOA DE SOUZA

Plano da aula Procedimento p/ análise de contadores síncronos Aplicação da Metodologia Análise de Contador Bloqueante Concepção de contador Auto-Iniciante

Revisão: Procedimento de Concepção visto Passo 1: Definir número e tipo de FFs Passo 2: Estabelecer um diagrama de Estados Passo 3: Estabelecer um diagrama de Transições “EN  EN+1” para cada FF Passo 4: Estabelecer a Tabela de Excitação do FF Passo 5: Para cada Estado, definir as expressões das entradas dos FFs Passo 6: Simplificar as expressões das entradas dos FFs Passo 7: Implementar o Diagrama Elétrico

Procedimento para Análise de Contadores Passo 1: Definir as expressões das entradas dos FFs em relação às saídas dos FFs (estado atual) Passo 2: Escolher um estado qualquer, e utilizar as expressões acima para definir o próximo estado. Continuar até retornar ao estado original. Passo 3: Caso todos os estados “possíveis” (2n) não tenham sido percorridos, testar estados restantes Passo 4: Estabelecer o diagrama de Estados completo

Aplicação da Metodologia Usar a metodologia anterior para definir o comportamento do cicuito proposto na última aula:

Aplicação da Metodologia Passo 1: Definir as expressões das entradas dos FFs em relação às saídas dos FFs (estado atual) Passo 2: Escolher um estado qualquer, e utilizar as expressões acima para definir o próximo estado. Continuar até retornar ao estado original. Passo 3: Caso todos os estados “possíveis” (2n) não tenham sido percorridos, testar estados restantes Passo 4: Estabelecer o diagrama de Estados completo

Aplicação da Metodologia Passo 1: Definir as expressões das entradas dos FFs em relação às saídas dos FFs (estado atual)

Aplicação da Metodologia Passo 1: Definir as expressões das entradas dos FFs em relação às saídas dos FFs (estado atual) J0=K0=1 J1=A0A3 J3=A0A1A2 J2= K2= A0A1 K1=A0 K3=A0

Aplicação da Metodologia Passo 1: Definir as expressões das entradas dos FFs em relação às saídas dos FFs (estado atual) Passo 2: Escolher um estado qualquer, e utilizar as expressões acima para definir o próximo estado. Continuar até retornar ao estado original. Passo 3: Caso todos os estados “possíveis” (2n) não tenham sido percorridos, testar estados restantes Passo 4: Estabelecer o diagrama de Estados completo

Aplicação da Metodologia Passo 2: Escolher um estado qualquer, e utilizar as expressões acima para definir o próximo estado. Continuar até retornar ao estado original. Escolhendo A3A2A1A0=0000 J0=K0=1  A0: 01 J1=A0A3=0, K1=A0=0  A1:00 Próximo Estado: A3A2A1A0 = 0001 J2= K2= A0A1=0  A2:00 J3=A0A1A2=0, K3=A0=0A3:00

Aplicação da Metodologia

Aplicação da Metodologia Completar J0=K0=1 J1=A0A3 J2= K2= A0A1 J3=A0A1A2 K1=A0 K3=A0

Aplicação da Metodologia J0=K0=1 J1=A0A3 J2= K2= A0A1 J3=A0A1A2 K1=A0 K3=A0

Aplicação da Metodologia Passo 1: Definir as expressões das entradas dos FFs em relação às saídas dos FFs (estado atual) Passo 2: Escolher um estado qualquer, e utilizar as expressões acima para definir o próximo estado. Continuar até retornar ao estado original. Passo 3: Caso todos os estados “possíveis” (2n) não tenham sido percorridos, testar estados restantes Passo 4: Estabelecer o diagrama de Estados completo

Aplicação da Metodologia Passo 3: Caso todos os estados “possíveis” (2n) não tenham sido percorridos, testar estados restantes escolher estado J0=K0=1 J1=A0A3 J3=A0A1A2 J2= K2= A0A1 K1=A0 K3=A0

Aplicação da Metodologia Passo 3: Caso todos os estados “possíveis” (2n) não tenham sido percorridos, testar estados restantes escolher estado já percorrido escolher estado já percorrido escolher estado já percorrido J0=K0=1 J1=A0A3 J3=A0A1A2 J2= K2= A0A1 K1=A0 K3=A0

Aplicação da Metodologia Passo 1: Definir as expressões das entradas dos FFs em relação às saídas dos FFs (estado atual) Passo 2: Escolher um estado qualquer, e utilizar as expressões acima para definir o próximo estado. Continuar até retornar ao estado original. Passo 3: Caso todos os estados “possíveis” (2n) não tenham sido percorridos, testar estados restantes Passo 4: Estabelecer o diagrama de Estados completo

Aplicação da Metodologia Passo 4: Estabelecer o diagrama de Estados completo 0000  0001  0010  0011  0100   1001  1000  0111  0110  0101

Aplicação da Metodologia Passo 4: Estabelecer o diagrama de Estados completo 1110 1010  1011 1100    1111  0000  0001  0010  0011  0100   1001  1000  0111  0110  0101  1101

Aplicação da Metodologia Passo 4: Estabelecer o diagrama de Estados completo 1110 1010  1011 1100    1111  0000  0001  0010  0011  0100   1001  1000  0111  0110  0101  1101 Contador Auto-Iniciante (Auto corretor) E se não fosse o caso? se for preciso, mude o circuito!!

Contadores c/ registrador de deslocamento Um registrador de deslocamento com ES/SS pode implementar um contador, bastando realimentar a SS para a ES. Se a SS é ligada à ES, o contador é dito CONTADOR EM ANEL (RING COUNTER). Exemplo: Um contador em anel é obtido a partir de um registrador de deslocamento A de 4 bits tipo EP/SS conforme figura abaixo. Supondo que o contador seja iniciado no estado 0001 (1 em decimal) através da entrada paralela, obtem-se o ciclo de contagem abaixo.

Contadores c/ registrador de deslocamento Um registrador de deslocamento com ES/SS pode implementar um contador, bastando realimentar a SS para a ES. Se a SS é ligada à ES, o contador é dito CONTADOR EM ANEL (RING COUNTER). Se a SS é ligada complementada à ES o contador é dito CONTADOR Johnson ou contador em anel torcido (twisted-ring counter). Contador Johnson de 4 bits: Implementação com FFs JK:

Análise do Contador Johnson Apenas as entradas JA3 e KA3 são mostradas pois as demais apenas transferem os dados das células anteriores para as seguintes 2 Ciclos de Contagem! Observe que a tabela não segue a sequência da metodologia proposta!

Exercício: trazer próxima terça Utilize a metodologia sugerida para analisar o circuito abaixo (dica: faça uma análise com Modo=0, e outra análise com Modo=1). A partir de sua análise, defina o diagrama de estados. Que função este circuito desempenha? Simule o circuito no QUARTUS II, e mostre que as formas de onda obtidas estão de acordo com sua análise