Decodificador 2 para 4 (2 : 4)

Apresentação em tema: "Decodificador 2 para 4 (2 : 4)"— Transcrição da apresentação:

1 Decodificador 2 para 4 (2 : 4)
O decodificador é um circuito digital que recebe um conjunto de entradas que representa um número binário e ativa apenas a saída que corresponde ao número recebido. Um circuito decodificador analisa as entradas, determina o número binário que está presente e ativa a saída correspondente ao número na entrada. Todas as outras saídas permanecem desativadas Tabela Verdade A1 A0 S0 S1 S2 S3 1 2N Saídas Decodificador N entradas . .

2 Decodificador 2 para 4 (2 : 4)
Tabela Verdade A1 A0 S0 S1 S2 S3 1

3 Decodificador 2 para 4 (2 : 4)
Um decodificador N:2N apresenta: N entradas 2N saídas.

4 Decodificador 2 para 4 (2 : 4)
Descrição Verilog: module decodificador2x4_descricao1 (output reg S0, S1, S2, S3, input A0, A1); (*) begin S0 = (!A0)&(!A1); S1 = (A0)&(!A1); S2 = (!A0)&A1; S3 = A0&A1; end endmodule Tabela Verdade A1 A0 S0 S1 S2 S3 1

5 Decodificador 2 para 4 (2 : 4)
Esquema elétrico Tabela Verdade A1 A0 S0 S1 S2 S3 1 Simulação

6 Decodificador 2 para 4 (2 : 4)
Esquema elétrico Tabela Verdade A1 A0 S0 S1 S2 S3 1 Simulação

7 Decodificador 2 para 4 (2 : 4)
module decodificador2x4_descricao1 (output reg S0,S1,S2,S3, input [1:0] controle); (*) begin case (controle) 2'b00: begin S0 = 1; S1 = 0; S2 = 0; S3 = 0; end 2'b01: begin S0 = 0; S1 = 1; 2'b10: begin S0 = 0; S1 = 0; S2 = 1; S3 = 0; end 2'b11: begin S2 = 0; S3 = 1; endcase endmodule Tabela Verdade A1 A0 S0 S1 S2 S3 1

8 Decodificador 3 para 8 (3 : 8)

9 Decodificador 3 para 8 (3 : 8)
Observe que uma Saídai do decodificador acima implementa o minitermo mi das variáveis S2,S1 e S0

10 Decodificador 3 : 8 O símbolo utilizado para o decodificador é:

11 Codificador O codificador é um circuito digital que possui um certo número de entradas das quais apenas uma delas é ativada por vez e produz um código de saída de N bits, dependendo de qual entrada está ativada. O diagrama de blocos abaixo mostra um codificador de M entradas e N saídas. As entradas são ativadas em nível ALTO M entradas Codificador Código de saída de N bits . Apenas uma em nível ALTO de cada vez .

12 Codificador Exemplo 1 : Projetar um codificador octal para binário (8 entradas e 3 saídas) Solução: 8 entradas Codificador Código de saída de 3 bits . Apenas uma em nível ALTO de cada vez .

13 Codificador Octal - binário
Entradas Saídas A7 A6 A5 A4 A3 A2 A1 A0 O2 O1 O0 1 . 8 entradas Codificador Código de saída de 3 bits Apenas uma em nível ALTO de cada vez

14 Codificador Octal - binário
Entradas Saídas A7 A6 A5 A4 A3 A2 A1 A0 O2 O1 O0 1 O0 = A1 + A3 + A5 + A7 O1 = A2 + A3 + A6 + A7 O2 = A4 + A5 + A6 +A7 Equações booleanas

15 Codificador Octal - binário
Entradas Saídas A7 A6 A5 A4 A3 A2 A1 A0 O2 O1 O0 1 Codificador Octal - binário module codificador_octal_binario (output reg O0, O1, O2, input A0, A1, A2, A3, A4, A5, A6, A7); begin O0 = A1 | A3 | A5 | A7; O1 = A2 | A3 | A6 | A7; O2 = A4 | A5 | A6 | A7; end endmodule

16 Codificador Octal - binário
Entradas Saídas A7 A6 A5 A4 A3 A2 A1 A0 O2 O1 O0 1

17 Codificador Decimal - BCD (Binary Coded Decimal)
Código BCD 8421 – Binary Coded Decimal (Decimal Codificado em Binário), é composto por quatro bits, tendo cada bit um peso equivalente ao do sistema numérico binário: Decimal BCD 1 2 3 4 5 6 7 8 9 Ao invés de se converter um número formado por diversos dígitos para o sistema binário os sistemas digitais que utilizam este código podem converter cada dígito do número para o BCD. Por exemplo: 45623 = 4 5 6 2 3

18 Codificador Decimal - BCD (Binary Coded Decimal)
Entradas Saídas A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 S3 S2 S1 S0 1 S3 = A8 + A9 S2 = A4 + A5 + A6 + A7 S1 = A2 + A3 + A6 + A7 S0 = A1 + A3 + A5 + A7 + A9 Equações booleanas

19 Codificador Decimal - BCD (Binary Coded Decimal)
module codificador_decimal_BCD (output reg S0, S1, S2, S3, input A1, A2, A3, A4, A5, A6, A7, A8, A9); begin S3 = A8 | A9; S2 = A4 | A5 | A6 | A7; S1 = A2 | A3 | A6 | A7; S0 = A1 | A3 | A5 | A7 | A9; end endmodule

20 Codificador Decimal - BCD (Binary Coded Decimal)
Simulação

21 Um multiplexador 2N:1 apresenta:
2N entradas de dados N entradas de seleção; 1 saída. Um multiplexador 2N:1 conecta uma de suas 2N entradas à saída

22 Abaixo está representado um multiplexador 8:1 como sendo uma chave cuja posição corresponde ao número binário apresentado nas entradas de controle A, B e C. A posição da chave mostrada na figura abaixo corresponde aos valores: A = 1, B = 1 e C = 0.

23 Multiplexador 4:1 MUX 4:1 Tabela Verdade I0 A B Z I0 1 I1 I2 I3 I1 I2
I0 1 I1 I2 I3 I1 I2 Z I3 A B

24 Z =I0 A + I1 B B + I2A B + + I3AB Multiplexador 4:1 MUX 4:1
Tabela Verdade MUX 4:1 I0 A B Z I0 1 I1 I2 I3 I1 I2 Z I3 A B Z =I0 A + I1 B B + I2A B + + I3AB

25 Z =I0 A + I1 B B + I2A B + + I3AB Multiplexador 4:1 Descrição Verilog:
module multiplexador4x1_descricao1 (output reg Z, input A, B, I0, I1, I2, I3); (*) begin Z = I0&(!A)&(!B)|I1&B&(!A)|I2&(!B)&A|I3&A&B; end endmodule Tabela Verdade A B Z I0 1 I1 I2 I3 Z =I0 A + I1 B B + I2A B + + I3AB

26 Z =I0 A + I1 B B + I2A B + + I3AB Multiplexador 4:1 Tabela Verdade A B
I0 1 I1 I2 I3 Z =I0 A + I1 B B + I2A B + + I3AB

27 Multiplexador 4:1 module multiplexador4x1_descricao2 (output reg Z, input A, B, I0, I1, I2, I3); (*) begin case ({A, B}) 2'b00: Z = I0; 2'b01: Z = I1; 2'b10: Z = I2; 2'b11: Z = I3; endcase end endmodule Tabela Verdade A B Z I0 1 I1 I2 I3

28 Multiplexador 4:1 Tabela Verdade module multiplexador4x1_descricao2 (output reg Z, input A, B, I0, I1, I2, I3); (*) begin case ({A, B}) 2'b00: Z = I0; 2'b01: Z = I1; 2'b10: Z = I2; 2'b11: Z = I3; endcase end endmodule A B Z I0 1 I1 I2 I3 Diagrama Esquemático do mux

29 Multiplexador 4:1 module multiplexador4x1_descricao3 (output reg Z, input A, B, I0, I1, I2, I3); begin Z = 0; if ({A,B} == 0) Z = I0; else if ({A,B} == 1) Z = I1; else if ({A,B} == 2) Z = I2; else if ({A,B} == 3) Z = I3; end endmodule Tabela Verdade A B Z I0 1 I1 I2 I3 Diagrama Esquemático do mux

30 O Multiplexador como um Bloco Lógico Básico
Um multiplexador 2N:1 pode implementar qualquer função de N variáveis: Exemplo: Implementar a função booleana:

31 O Multiplexador como um Bloco Lógico Básico
Solução: 1. Mapa de Karnaugh da função

32 O Multiplexador como um Bloco Lógico Básico
2. conectar as variáveis às entradas de seleção do multiplexador; 3. conectar "0" ou "1" apropriadamente em cada entrada de dados, dependendo do valor de saída desejado; 1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 MUX 16:1 f A3 A2 A1 A0 A B C D

33 Multiplexadores em Cascata
Multiplexadores maiores podem ser implementados utilizando-se multiplexadores menores em cascata: Exemplo1: MUX 8:1 construído a partir de dois MUX 4:1 e um MUX 2:1                                                            

34 Multiplexadores em Cascata
Exemplo2: MUX 8:1 construído a partir de quatro MUX 2:1 e um MUX 4:1

35 Demultiplexador

36 Demultiplexador Um demultiplexador N:2N apresenta: 1 entrada de dados.
2N saídas. N entradas de seleção representando o índice binário i da saída à qual a entrada de dado está conectada; Exemplo: Estrutura interna do demultiplexador 1:2 é: D Saída0 = D.A Saída1 = D.A A D = Dado A = Seleção

37 Demultiplexador Tabela Verdade A Saída0 Saída1 D 1 D Saída0 = D.A
D 1 D Saída0 = D.A Saída1 = D.A A D = Dado A = Seleção

38 Demultiplexador 2 : 4

39 Demultiplexador 2 : 4 Y0 =D A B Y1 =D A B Y2 =D A B + Y3 =D A + B +
Tabela Verdade A B Y0 Y1 Y2 D 1 D D 0 D Y3 D Y0 =D A B Y1 =D A B Y2 =D A B + Y3 =D A + B +

40 Demultiplexador 2 : 4 Y0 =D A B Y1 =D A B Y2 =D A B + Y3 =D A + B +
Descrição: module demultiplexador2x4_descricao1 (output reg Y0, Y1, Y2, Y3, input A, B, D); (*) begin Y0 = D&(!A)&(!B); Y1 = D&(!A)& B; Y2 = D&A&(!B); Y3 = D&A&B; end endmodule Tabela Verdade A B Y0 Y1 Y2 D 1 D D 0 D Y3 Esquemático Equações booleanas Y0 =D A B Y1 =D A B Y2 =D A B + Y3 =D A + B +

41 Demultiplexador 2 : 4 Descrição: module demultiplexador2x4_descricao1
(output reg Y0, Y1, Y2, Y3, input A, B, D); (*) begin Y0 = D&(!A)&(!B); Y1 = D&(!A)& B; Y2 = D&A&(!B); Y3 = D&A&B; end endmodule Simulação

42 Demultiplexador 2 : 4 Simulação module demultiplexador2x4_descricao2
(output reg Y0, Y1, Y2, Y3, input A, B, D); begin Y0 = 0; Y1 = 0; Y2 = 0; Y3 = 0; if ({A,B} == 0) Y0 = D; else if ({A,B} == 1) Y1 = D; else if ({A,B} == 2) Y2 = D; else if ({A,B} == 3) Y3 = D; end endmodule Simulação

43 Conexões multi-ponto Multiplexadores e Demultiplexadores podem ser utilizados em conexões multi-ponto. No exemplo abaixo é possível selecionar múltiplas fontes de entrada e múltiplos destinos de saída:

44 Controlador para display de 7 segmentos
Entrada Binária De 4 bits f b g e c d Display de 7 segmentos

45 Controlador para display de 7 segmentos
Podemos formar qualquer algarismo de 0 a 9 usando uma combinação de 7 segmentos de um mostrador.

46 Tabela Verdade do controlador
Dígito decimal entradas saídas

47 Controlador para display de 7 segmentos
DECODIFICADOR CODIFICADOR a S0 A0 S1 A1 A A0 b S2 A2 B A1 S3 A3 c S4 A4 C A2 S5 d A5 S6 D A3 A6 e S7 A7 f S8 A8 S9 A9 g

48 Controlador para display de 7 segmentos
module controlador_7_segmentos (output reg [7:1] seg, // seg[7] = a; seg[6] = b ... seg[1] = g input [3:0] digito); begin case (digito) 4'b0000: seg = 7'b ; 4'b0001: seg = 7'b ; 4'b0010: seg = 7'b ; 4'b0011: seg = 7'b ; 4'b0100: seg = 7'b ; 4'b0101: seg = 7'b ; 4'b0110: seg = 7'b ; 4'b0111: seg = 7'b ; 4'b1000: seg = 7'b ; 4'b1001: seg = 7'b ; default : seg = 7'b ; endcase end endmodule Simulação