Lógica reconfigurável por hardware

Slides:



Advertisements
Apresentações semelhantes
Contadores e Registradores
Advertisements

Introdução Revisão de Conceitos de Circuitos Lógicos e Estruturas para Arquitetura de Computadores.
Organização de Computadores I
Máquinas de Estado Sistemas Digitais.
Eletrônica Digital Flip-Flops e Registradores de Deslocamento
CPU: Controle e processamento
Sistemas Digitais Projeto RTL – Unidade de Controle
Circuitos Lógicos e Organização de Computadores Capítulo 8 –Circuitos Seqüenciais Síncronos Ricardo Pannain
Prof. Wanderley Cardoso Celeste
Eletrônica Digital Contadores
Máquinas de Estado Eletrônica Digital.
Unidades de Execução e de Controle Sistemas Digitais.
Eletrônica Digital Multiplexadores e Demultiplexadores
Processador Fluxo de Dados e Controle
Lógica reconfigurável por hardware
Lógica reconfigurável por hardware
Lógica reconfigurável por hardware
Circuitos Lógicos Sequenciais
Finite State Machines.
MC542 Organização de Computadores Teoria e Prática
MC542 Organização de Computadores Teoria e Prática
Análise de Circuitos Sequenciais Síncronos
Circuitos Sequenciais
Registradores de deslocamento (Shift Register)
Registradores de deslocamento (Shift Register)
Máquina de Estados Uma máquina de estados finitos ou autômato finito é uma modelagem de um comportamento composto por estados, transições e ações Um estado.
O FLIP-FLOP Os latches e os flips-flops são os blocos elementares com os quais se constrói a maior parte dos circuitos sequenciais. Um flip-flop é um dispositivo.
Contadores Contadores são circuitos digitais que variam os seus estados, sob um comando de um clock (relógio), de acordo com uma sequencia predeterminada.
Contadores Assíncronos
O FLIP-FLOP As latches e os flips-flops são os blocos elementares com os quais se constrói a maior parte dos circuitos sequenciais. Um flip-flop é um dispositivo.
Decodificador 2 para 4 (2 : 4)
Máquina de Estados Uma máquina de estados finitos ou autômato finito é uma modelagem de um comportamento composto por estados, transições e ações Um estado.
MAPA DE KARNAUGH O Mapa de Karnaugh é uma ferramenta de auxílio à minimização de funções booleanas. O próprio nome mapa vem do fato dele ser um mapeamento.
1. Circuitos seqüenciais - conceito 2. Flip-flops 3. Registradores 4
Máquina de Estados Finito
Técnica de modelagem de Máquina de Estados em VHDL
Prof.Corradi Finite State Machines.
UTFPR – Prof. Carlos Raimundo Erig Lima. .….… STD_LOGIC (equivalente ao BIT) STD_LOGIC_VECTOR (equivalente ao BIT_VECTOR)
UTFPR – Prof. Carlos Raimundo Erig Lima. Smart compilation – permite que o Quartus II não execute etapas desnecessárias da compilação. Incremental.
Índice SUMÁRIO Introdução ao projeto de lógica seqüencial.
Engenharia de Software para Computação Embarcada
Lógica reconfigurável por hardware
Fundamentos de Circuitos Sequenciais Modelos de Mealy e Moore
Circuitos Seqüenciais
Aula 17 1 Análise Sintáctica Compiladores, Aula Nº 17 João M. P. Cardoso.
Técnicas Digitais e de Microprocessadores II
UTFPR – Prof. Carlos Raimundo Erig Lima.  Circuitos compostos por lógica seqüencial e por lógica com binacional.  Baseados em flip-flops sincronizados.
Circuitos seqüenciais síncronos
Lógica Seqüêncial Bruno Silvério Costa.
Exercício 1 (POSCOMP ) De acordo com o teorema de De Morgan, o complemento de X + Y . Z é: X + Y . Z X . Y + Z X. (Y + Z) X . Y . Z.
Tópicos em Arquitetura de Computadores João Angelo Martini Universidade Estadual de Maringá Departamento de Informática Mestrado em Ciência.
ENGA78 – Síntese de Circuitos Digitais
Funcionamento básico de um processador de 8 bits
Organização e Arquitetura de Computadores Prof. Bruno Silvério Costa
Circuitos Combinacionais Exercícios 2 POSCOMP e ENADE
Hardware Description Language Aula 3 – AHDL (continuação)
Circuitos Sequenciais
Eletrônica Digital II ELT013
SISTEMAS DIGITAIS AULA 6 Prof. José Bezerra de Menezes Filho CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA DA PARAÍBA DA PARAÍBA.
Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.
Hardware Description Language Aula 3 – AHDL (conclusão) Prof. Afonso Ferreira Miguel, MSc.
Tudo sobre o Processador
Eletrônica Digital II ELT013
ORGANIZAÇÃO DE COMPUTADORES Prof.: Jean Carlo Mendes
FLIP-FLOPs.
Cap. V – Análise e Síntese de Circuitos Sequenciais Síncronos
Prof.: Jean Carlo Mendes
Lógica Programável e VHDL Prof. Marcio Cunha Aula 04 – Projeto de Máquina de Estados.
Lógica Programável e VHDL
Prof. Marcio Cunha Aula 10 – Circuitos Sequenciais: Flip-Flop’s
Transcrição da apresentação:

Lógica reconfigurável por hardware UTFPR – Prof. Carlos Raimundo Erig Lima Lógica reconfigurável por hardware

Introdução ao quartus II máquina de estados

Máquina de estados Circuitos compostos por lógica seqüencial e por lógica com binacional. Baseados em flip-flops sincronizados pela borda por um único sinal de clock.

Máquina de estados de mealy As saídas são uma função das entradas e do estado atual entradas Lógica de saída saídas Memória de Estados (Flip-Flops) Estado atual Lógica de controle (próximo estado) clock

Máquina de estados de moore As saídas são uma função do estado atual apenas Lógica de saída saídas entradas Memória de Estados (Flip-Flops) Estado atual Lógica de controle (próximo estado) clock

Máquina de estados - exemplo Projetar uma máquina de estados para acionar um motor de passo de duas fases. Inicialmente é necessário apenas um bit de controle de sentido da corrente para cada fase, as saídas S1 e S2 As entradas são Q1, Q2 (estados atuais), Sentido (horário) e Enable (permite a mudança de estado). A seguinte tabela pode ser montada: A máquina é do tipo Moore pois as saídas dependem apenas do estado atual, ou seja, o que aconteceu no período de clock anterior. Próximo estado Sentido - Enable 00 01 10 11 S1-S2 Estado Atual Q1-Q2 S0 S3 S1 S2 S0 S0 S3 S1 S3 S1 S=1 S=0 S2 S2

Máquina de estados - exemplo 00 00 É possível propor uma codificação para os estados: S0 = 00 S1 = 01 S2 = 11 S3 = 10 A tabela fica: 10 01 10 01 S=1 S=0 11 11 Sentido - Enable 00 01 10 11 S1-S2 Estado Atual Q1-Q2

Máquina de estados - exemplo Criando as funções por mapas de Karnaught: Sentido – Enable (S-E) 00 01 11 10 Estado Atual Q1-Q2 1

Máquina de estados - exemplo Criando as funções por mapas de Karnaught: Sentido - Enable 00 01 11 10 Estado Atual Q1-Q2 1

A saída S1 e S2 por sua vez só dependem dos estados atuais Q1 e Q2: Máquina de estados A saída S1 e S2 por sua vez só dependem dos estados atuais Q1 e Q2: S1-S2 Estado Atual Q1-Q2 00 11 01 10

Implementação no quartus

simulação

netlist viewers – rtl viewer

Netlist viewers - MAP VIEWER

Netlist viewers - MAP VIEWER

Netlist viewers - MAP VIEWER

Netlist viewers - MAP VIEWER

Netlist viewers - MAP VIEWER

Netlist viewers - MAP VIEWER

Netlist viewers - MAP VIEWER

usando o state machine wizard 1 -Cria-se um novo arquivo do tipo state machine file (*.smf) 2- Usar o ícone Wizard

usando o state machine wizard

usando o state machine wizard

usando o state machine wizard A tabela deve ser preenchida

usando o state machine wizard

usando o state machine wizard

usando o state machine wizard

usando o state machine wizard

usando o state machine wizard

usando o state machine wizard

usando o state machine wizard

usando o state machine wizard

usando o state machine wizard

usando o state machine wizard

usando o state machine wizard Criar um novo *.bdf

usando o state machine wizard Inserir o componente da máquina de estados criada

usando o state machine wizard

usando o state machine wizard