Eletrônica (famílias lógicas)

Slides:



Advertisements
Apresentações semelhantes
professor Victory Fernandes
Advertisements

Transistor Bipolar E=Emissor B=Base C=Coletor
Comportamento de um transistor MOS - NMOS
SISTEMAS DIGITAIS FUNÇÕES E PORTAS LÓGICAS
Portas lógicas
FAMÍLIAS DE CIRCUITOS INTEGRADOS “CI”
Concepção de Circuitos Integrados
Análise do transistor lembrando iC = ß * iB IC =  * IE
Características Básicas de CI’s Digitais
ÁLGEBRA DE CHAVEAMENTO
Curso Técnico em Informática Disciplina: Hardware PORTAS LÓGICAS
Prof. Marcelo de Oliveira Rosa
Eletrônica Aula 04 - transistor CIN-UPPE
Relação entre Mintermos, Maxtermos e Tabela Verdade
Famílias Lógicas TTL (Bipolar): Transistor-Transistor-Logic
Eletrônica Digital CIs Digitais
Circuitos Integrados Digitais ELT017
Eletrônica Aula 04 CIN-UPPE
Eletrônica Analógica II
Famílias Lógicas: CMOS, TTL – Tensões como Variáveis Lógicas
Prof. Gustavo Fernandes de Lima Descrevendo Circuitos Lógicos Capítulo 3 Parte II.
SISTEMAS EMBARCADOS I UNIDADE 5 – PORTAS DE E/S TURMA: 7º Período DISCIPLINA: Sistemas Embarcados I PROFESSOR: Pedro Pacheco Bacheti
Banco de Registradores e ALU
SEL 0412 –Tecnologia Digital Teoria
Circuitos Digitais Prof. Marcio Cunha
Organização de Computadores 2º Semestre Aula 17 Prof
Tecnologia CMOS Complementary Metal Oxide Semiconductor
Germano Maioli Penello
Introdução à Engenharia de Computação
Vinícius Guilherme Hoffmann
Circuitos Analógicos.
Germano Maioli Penello
Sistemas Prof. Luis S. B. Marques MINISTÉRIO DA EDUCAÇÃO
Prof. Wellington Franco
Amplificadores Operacionais
Germano Maioli Penello
Corrente Alternada senoidal
Germano Maioli Penello
Arquitetura de Computadores
Redes e Comunicação de Dados Topologia de Redes
Interruptores de Potência
AO VIVO CIRCUITO ELÉTRICO
Retificador de meia onda e onda completa
Aula 3 – Visão Estratégica
Germano Maioli Penello
Arquitetura interna de FPGAs da família Virtex
Computação e Informática
PORTAS LÓGICAS Fábio Roberto Hack Fabrício Fujimura Matheus Mafra
Princípios de Controle
Sebastião Samissone Timba
Prática de Laboratório
Projetos – Eletrônica 1 CIn – UFPE
MEMORIAS RAUL DIAZ ROSAS.
MEDIÇÃO DA EMISSÃO CONDUZIDA
Introdução à Lógica Programável
Resposta em frequência e circuitos de seleção de frequências.
ELETRÔNICA PORTAS LÓGICAS Equipe: HUGO MARCIO RAFAEL 1 1.
Eletrônica MOS-CMOS (introdução)
Expressões algébricas
Circuitos Sequenciais
Germano Maioli Penello
Eletrônica (transistor-09 – aplicações 01)
Eletrônica (transistor-07)
Germano Maioli Penello
Germano Maioli Penello
Corrente Elétrica Prof. Luciano.
Eletrônica (considerações)
Análise ESTÁTICA COMPARATIVA
Eletronica Digital III
Transcrição da apresentação:

Eletrônica (famílias lógicas) SystemC and OO-Synthesis 21.07.2019 Eletrônica (famílias lógicas) Prof. Manoel Eusebio de Lima Tobias Oppold

Famílias Lógicas RTL (Lógica Resistor-Transistor) (obsoleta) DL (Lógica Diodo) (obsoleta) DTL (Diode Transistor Logic) (obsoleta) TTL (Lógica Transistor- transistor) (popular) ECL (Emissor Acoplado) MOS (Metal-Oxide Semiconductor) CMOS (Complementary Metal-Oxide Semiconductor) 21/07/2019 Soluções GrecO

Família DL Lógica apenas com diodo. Este tipo de lógica sofre degradação de voltagem de um estágio para outro. Apenas funções lógicas OR e AND são permitidas em lógica DL. Este tipo de lógica é usada em aplicações de lógica discreta, e não é usada em circuitos integrados. 21/07/2019 Soluções GrecO

Família DL Lógica com diodo com deslocamento de tensão (Level-Shifted Diode Logic)/ Deslocamento do nível de tensão elimina a degradação da tensão da entrada para a saída. A função “inversor” não está ainda disponível sem o uso de um transistor VA = 5V(´1´) 0V(´0´) VB = 5V(´1´) 21/07/2019 Soluções GrecO

Família DTL Porta NOR de três entradas Se alguma entrada for nível lógico ´1´, o transistor satura e VOUT vai para nível lógico ´0´. Se todas as entradas forem baixas, nível lógico ´0´, o transistor corta e VOUT vai para nível lógico ´1´. 21/07/2019 Soluções GrecO

Família lógica DTL VD VBE Porta lógica NAND de três entradas Se todas as entradas forem nível lógico ´1´, o transistor satura e VOUT vai para nível lógico ´0´. Se alguma entrada for nível lógico ´0´, a corrente de base é desviada para fora pelo diodo de entrada. O transistor corta e VOUT vai para nível lógico ´1´. VD VBE 21/07/2019 Soluções GrecO

Família Lógica TTL (Transistor Transistor Logic) O elemento básico da família lógica TTL é o transistor NPN. O transistor funciona como uma chave liga-desliga (on-off) Transistor saturado (na região de saturação) Transistor em corte (na região de corte) 21/07/2019 Soluções GrecO

Família TTL Lógica TTL Na lógica TTL, um único transistor com um sistema multi-emissor substitui com vantagens de área a entrada por diodos A entrada de DTL usa um número dos diodos que fazem com que a área do circuito integrado seja bastante grande em relação a outras famílias lógicas. A lógica DTL foi substituída por lógica TTl, a qual é mais rápida e menor 21/07/2019 Soluções GrecO

Entradas em nível lógico ´1´. QI é cortado. QO saturado. VOL = 0 V Família TTL Porta lógica NAND Entradas em nível lógico ´1´. QI é cortado. QO saturado. VOL = 0 V Se alguma entrada for para nível lógico ´0´: QI satura QO fica em região de corte VOH = VCC 21/07/2019 Soluções GrecO

Familia TTL RCP limita a corrente de coletor para um valor seguro. TTL com saída “Totem Pole” Permite a ligação da saída de uma porta lógica a entradas de outras portas diretamente, sem a necessidade de qualquer outro cuidado, apenas obedecendo a condição de fan-out da porta lógica. RCP limita a corrente de coletor para um valor seguro. A maneira como Qp e Qo estão interligados, como em uma pilha (empilhados como um Totem Indígena) dá a esta arquitetura de circuito de saída o nome de saída “Totem Pole”. 21/07/2019 Soluções GrecO

Família TTL – Exemplos de portas lógicas (Totem polem) Inversor 1/6 do chip 7404 VIN=0. QI é saturado; QS, QO são cortados; QP está na região ativa. VIN = ´0´ VOUT = ´1´ Vce0 RL 21/07/2019 Soluções GrecO

Família TTL - exemplos Porta NAND de 2 entradas ¼ do chip 7400 21/07/2019 Soluções GrecO

Família TTL - exemplos Família 74xx – Porta NAND de três entradas: 1/3 de um chip 7410 Os diodos na entrada são normalmente cortados. Durantes transientes na entrada eles são ativos quando esta tensão atinge valores abaixo de –0.7 V. 21/07/2019 Soluções GrecO

Família TTL Saída Coletor Aberto – a saída da porta é o coletor de um transistor que se encontra aberto, isto é, sem estar ligado a nenhum ponto. Para que o mesmo funcione, é necessário fazer a ligação de um resistor externo entre a saída e o Vcc. Tal resistor é denominado "PULL-UP“. Em geral, o seu valor encontra-se entre a faixa de 500 a 2k Coletor aberto VIN VOUT 21/07/2019 Soluções GrecO

- Na posição normal o sinal Família TTL Tri-state – Este tipo de porta apresenta um sinal de controle, além dos sinais de entrada, determinando o funcionamento normal ou tri-state da porta: - Na posição normal o sinal de entrada passa pela porta sem alteração; Na situação tri-state a saída apresenta-se com alta impedância, como se a saída estivesse desligada do circuito. VOUT 21/07/2019 Soluções GrecO

Família TTL Buffer – Este tipo de porta não executa nenhuma operação booleana; serve apenas para aumentar os níveis de corrente e/ou tensão do sinal lógico, conforme requerido pela aplicação. O Buffer ao aumentar os níveis de corrente e tensão, aumenta o Fan-Out. Utilizamos também buffers para interligar CIs TTL com C-Mos, visto que os níveis de corrente de entrada dos C-Mos são mais altos do que a saída de um TTL. Tipos: Buffer coletor aberto, buffer totem pole e tri-state Inverte sinal Inverte sinal 21/07/2019 Soluções GrecO

Família TTL Buffer TTL (Coletor aberto) inversor inversor 21/07/2019 Soluções GrecO

Família TTL Buffer – funcionamento Entrada nível lógico “1” Com entrada ´1´, Q2 fica saturado; - Q3 satura também, tendo como resultado uma tensão muito pequena entre a base e o emissor do último transistor Q4 (saída). - Q4 estará então cortado, não conduzindo nenhuma corrente. O terminal de saída estará então flutuando (nem conectado à terra nem a Vcc). Isto é equivalente a um estado ´1´ na entrada da porta seguinte do TTL a que esta alimenta dentro. - Assim, a entrada ´1´ gera uma saída ´1´. 21/07/2019 Soluções GrecO

Família TTL Buffer – funcionamento Entrada nível lógico “0” - A corrente em R1 é desviada agora através entrada, Q1 satura e, a corrente de base em Q2 é bem baixa. Isto força o transistor Q2 ao corte e nenhuma corrente vai para a base de Q3. Com Q3 em corte, Q4 fica saturado devido a corrente através do resistor R4, assim conectando o terminal de saída à terra (um nível lógico ´0´) Assim, a entrada “0" dá uma saída “0". 21/07/2019 Soluções GrecO

Família TTL Encapsulamento a b c Lógica c = ab Exemplo – 74X00 21/07/2019 Soluções GrecO

Família TTL 7400 – NAND – 2 entradas 21/07/2019 Soluções GrecO

Família TTL AND - Wire – Operação AND operado por inversores tipo Coletor aberto Um ou mais transistores em nível lógico ´1´ b) Quando todos os transistores estão em nível lógico ´0´ 21/07/2019 Soluções GrecO