Teste 2: Gabarito1 EA078 - Teste 2: Gabarito 1)Cálculo do “fan-out” da porta NAND 74LS00 Dados do 74LS00 I OH = -0,4mA I OL = 8mA I IH = 20μA I IL = -0,4mA F.O. L = I OL / I IL = 8x10 -3 / 4x10 -4 = 20 F.O. H = I OH / I IH = 4x10 -4 / 2x10 -5 = 20 Resposta: o fan-out da porta do 74LS00 é 20.

Teste 2: Gabarito2 2) Projeto de Circuito de Controle e Acionamento de Sinais 2) Para o projeto do circuito, utiliza-se as seguintes etapas: a) Elaboração do Diagrama de Seqüência; b) Definição do número de flip-flops necessários; c) Tabela de Transição de Estados; d) Mapas de Karnaugh; e) Associação dos Estados com as saídas desejadas; f) Desenho do circuito projetado. 2-a) Diagrama de Seqüência Diagrama 1: seqüência de estados AB DC 0/11 1/10 1 1/00 Entrada Sensor Led Amarelo Led Vermelho 0/1

Teste 2: Gabarito3 2) Projeto de Circuito de Controle e Acionamento de Sinais 2-b) Determinação do número de flip-flops necessários: Quatro estados: A, B, C e D. Para a representação de 4 estados, precisa-se de 2 bits (pois 2 2 =4). Sendo assim, precisa-se de dois flip-flops (D2 e D1). Representa-se então os estados da seguinte forma: 2-c) Tabela de Transição de Estados Estado Anterior (Saídas dos Flip- flops no instante n) SensorPróximo Estado (Saídas Desejadas) Q2 n Q1 n SQ2 n+1 Q1 n EstadoD2 D1 A0 B0 1 C1 0 D1 Tabela 2: transição de estados Tabela 1: estados

Teste 2: Gabarito4 2) Projeto de Circuito de Controle e Acionamento de Sinais 2-c) Continuação. Tabela Verdade para o flip-flop tipo “D”. 2-d) Mapas de Karnaugh Q1 n Q2 n S D1 n = S (Q1 n + Q2 n ) DnDn Q n Tabela 3: tabela verdade flip-flop tipo “D” Tabela 4: obtenção de D1 n Q1 n D2 n = S (Q1 n + Q2 n ) Tabela 5: obtenção de D2 n Q2 n S

Teste 2: Gabarito5 2) Projeto de Circuito de Controle e Acionamento de Sinais 2-e) Associação dos Estados com as Saídas Desejadas Q2Q1LVLA Tabela 6: associação dos estados com as saídas Q1 Q Q1 Q2 LA – Led Amarelo LV – Led Vermelho LA = Q1 LV = Q2

Teste 2: Gabarito6 2) Projeto de Circuito de Controle e Acionamento de Sinais 2-f) Circuito de Controle Projetado 3) Cálculo da Duração Mínima do pulso “S”, centrado na borda de subida do relógio, para o Circuito de Controle projetado. T S = 2 x ( t su + t plh ) = 2 x ( 20ns + 10ns ) = 60ns Onde: Ts = tempo de duração do pulso S t su = setup time do flip-flop t plh = tempo de subida/descida de uma porta AND Obs.: A multiplicação da soma dos tempos por dois ocorre pois deseja-se centrar o pulso na subida do sinal de clock. S ck D Q Q FF2 Vcc ck Vcc AmVm ck D Q Q FF1 Diagrama 2: esquemático do circuito projetado.