Carregar apresentação
A apresentação está carregando. Por favor, espere
PublicouRenato Denis Alterado mais de 9 anos atrás
1
SISTEMAS DIGITAIS AULA 6 Prof. José Bezerra de Menezes Filho CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA DA PARAÍBA DA PARAÍBA
2
CIRCUITOS DIGITAIS Podem ser: Circuitos combinacionais: Apresentam saídas dependentes apenas das entradas presentes Circuitos sequenciais: Dependem das entradas presentes e de seus estados anteriores, previamente armazenados. Geralmente são comandados por clock
3
FLIP FLOP
4
BLOCO DE FLIP FLOP BLOCO BÁSICO FLIP FLOP ENTRADA 1 ENT. CLOCK ENTRADA 2 Q Q DOIS ESTADOS POSSÍVEIS: Q=0 Q=1 Q=1 Q=0
5
FLIPO FLOP SR BÁSICO
6
FF SR BÁSICO ( 1º caso) S=0, R=0 Qa=0 Qa=1 Este estado é estável, o valor de saída é o valor anterior
7
FF RS BÁSICO ( 2º caso) S=0, R=0 Qa=1 Qa=0 Este estado é estável, o valor de saída é o valor anterior
8
FF RS BÁSICO ( 3º caso) S=0, R=1 Qa=1 Qa=0 A saída Q se estabiliza em Qf=0
9
FF RS BÁSICO ( 4º caso) S=1, R=0 Qa=0 Qa=1 A saída Q se estabiliza em Qf=1
10
FF RS BÁSICO ( 5º caso) S=1, R=0 Qa=1 Qa=0 Este estado é estável, logo Qf=1
11
FF RS BÁSICO ( 6º caso) S=1, R=0 Qa=1 Qa=0 Este estado não é permitido pois a saída Q irá assumir o mesmo valor que Q
12
FF RS BÁSICO ( 7º caso) S=1, R=1 Qa=1 Qa=0 Este estado não é permitido pois a saída Q irá assumir o mesmo valor que Q
13
FF RS BÁSICO RESUMO Entrada S: Set, ao acionar em 1 a saída se torna 1 Entrada R: Reset, ao acionar em 1 a saída se torna 0
14
FF SR COM CLOCK Se o Clock =0 o FF permanece em no estado anterior, mesmo que as entradas R e S variem. Logo: CK=0, Qf=Qa CK=1, RS básico
15
FF COM CLOCK EM ZERO
16
FLIP FLOP JK
17
FF JK (Tabela resumida) No caso de J+K=1, para a saída inverter, o clock tem que voltar a zero antes de nova inversão
18
FF JK COM ATRASO
Apresentações semelhantes
© 2024 SlidePlayer.com.br Inc.
All rights reserved.