IE733 – Prof. Jacobus Cap. 5 Transistores MOS com canal implantado.

Slides:



Advertisements
Apresentações semelhantes
Fundamentos de Electrónica
Advertisements

DIODOS a Diodos.
Comportamento de um transistor MOS - NMOS
Fig. 2 Pontos críticos na característica de transferência vo(vi) de um inversor genérico. Microelectronic Circuits - Sedra/Smith (resumo sobre circuitos.
Amintas engenharia.
12 Modelos doTransistor MOS Concepção de Circuitos Integrados
IE733 – Prof. Jacobus 7 a Aula Cap. 2 A Estrutura MOS de Dois Terminais (parte 2)
IE733 – Prof. Jacobus 8 a Aula Cap. 3 A Estrutura MOS de Três Terminais (parte 1)
Modelagem de Pequeno Sinal para Baixas e Médias Freqüências
IE733 – Prof. Jacobus 13 a Aula Cap. 4 A Estrutura MOS de Quatro Terminais (parte 3)
IE733 – Prof. Jacobus 10 a Aula Cap. 3 A Estrutura MOS de Três Terminais (parte 3)
CAPACITOR MOS COM SUBSTRATO TIPO-P
2.1 Introdução MOSFET = dispositivo predominante da microeletrônica moderna MOS = Metal – Óxido (SiO2) – Semicondutor (Si) MIS = Metal – Isolante – Semicondutor.
CCS - Centro de Componentes Semicondutores
IE733 – Prof. Jacobus 9 a Aula Cap. 3 A Estrutura MOS de Três Terminais (parte 2)
IE733 – Prof. Jacobus 11a Aula Cap
Efeitos em dispositivos de pequenas dimensões.
IE733 – Prof. Jacobus 12 a Aula Cap. 4 A Estrutura MOS de Quatro Terminais (parte 2)
9. Modelos de Alta Freqüência Pequenos Sinais:
IE733 – Prof. Jacobus Cap. 5 Transistores MOS com canal implantado.
Projeto de Processos e Dispositivos Suprem e Pisces Athena e Atlas.
Modelagem de Pequeno Sinal para Baixas e Médias Freqüências
Integração de Processos CMOS
Efeitos em dispositivos de pequenas dimensões.
IE327 – Prof. Jacobus Cap. 8 Modelagem de Pequeno Sinal para Baixas e Médias Freqüências (parte 2)
9.3 – Modelos de Parâmetros-y
IE733 – Prof. Jacobus 7a Aula Cap. 2 A Estrutura MOS de Dois Terminais
IE 327 – Prof. Jacobus 18a Aula Cap
Aula-11 DISPOSITIVOS SEMICONDUTORES.
Inteligência Artificial
Diodos.
A velocidade das reações enzimáticas varia com diversos fatores:
TENSÕES E CORRENTES EM CIRCUITOS TRIFÁSICOS BALANCEADOS Sistemas de potência são alimentados por geradores trifásicos. De maneira ideal, os geradores suprem.
Prof. Marcelo de Oliveira Rosa
Transistor de Efeito de Campo MOS (MOSFET) – Parte I
Transistor Bipolar de Junção TBJ
Prof. Marcelo de Oliveira Rosa
Prof. Marcelo de Oliveira Rosa
Escoamento permanente e gradualmente variado
Transistor de junção bipolar Sedra & Smith, 4a edição, capítulo 4 adaptação – Prof. Corradi
PSI 2223 – Introdução à Eletrônica Programação para a Terceira Prova
PSI 2223 – Introdução à Eletrônica Programação para a Terceira Prova
ENG309 – Fenômenos de Transporte III
VALORES ESPERADOS.
Configurações básicas TJB - revisão
Transistor de Efeito de Campo MOS (MOSFET) – Parte II
Aula 8 By: Abraham Ortega Paredes
TRANSISTOR DE JUNÇÃO BIPOLAR
Transistor Bipolar de Junção TBJ – Parte IV
Bacharelado em Engenharia Civil
2. FORMAS INTEGRAIS DAS LEIS FUNDAMENTAIS
Circuitos Integrados Digitais ELT017
Germano Maioli Penello
Introdução – Origens Em 1958 A. W. Phillips apresentou um gráfico que mostrava a taxa de inflação vis s vis a taxa de desemprego no Reino Unido entre.
Germano Maioli Penello
Germano Maioli Penello
1 Eletrônica II Germano Maioli Penello Aula 05 II_ html.
1 Eletrônica II Germano Maioli Penello Aula 06 II _ html.
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
11 Microeletrônica Germano Maioli Penello Sala 5145 (sala 17 do laboratorio de engenharia.
Hidrodinâmica Aula 09 (1 0 Sem./2016) 1. O Teorema do Momentum 2.
Famílias Lógicas: CMOS, TTL – Tensões como Variáveis Lógicas
ENERGIA CINÉTICA E TRABALHO
CENTRO DE MASSA E MOMENTO LINEAR
POTENCIAL ELÉTRICO Prof. Bruno Farias
IE733 – Prof. Jacobus Cap. 5 Transistores MOS com canal implantado. (parte 2)
Transcrição da apresentação:

IE733 – Prof. Jacobus Cap. 5 Transistores MOS com canal implantado. (parte 1)

5.1 Introdução Substrato uniforme Substrato não uniforme G D Cap. 4 B S G D Cap.5 região implantada A dopagem do substrato é modificada localmente entre a região de fonte e dreno. A técnica usada é a de implantação iônica. O principal objetivo é ajustar a tensão de limiar dos transistores para um valor desejável e modificar outras características (por ex. punchthrough).

Neste capítulo veremos: Transistores nMOS de enriquecimento; Introdução Neste capítulo veremos: Transistores nMOS de enriquecimento; Transistores nMOS de depleção; Transistores pMOS de enriquecimento; Efeitos mais importantes associados aos transistores com canal implantado; Modelos e resultados analíticos para cada tipo; Os resultados quantitativos serão limitados a corrente de deriva.

5.2 Transistores nMOS de Enriquecimento 5.2.1 – Considerações iniciais: VT para dispositivos sem implantação de canal (cap.4) Para circuitos digitais: VT deve ser alto suficiente para que a corrente seja desprezível quando VGS=0V (corrente de fuga pequena), porém; VT não dever ser muito alto pois deve-se atingir grandes valores de corrente com o máximo valor possível de VGS – (operação em altas velocidades) Para a tecnologia atual, VGS = VDD =1V e VT = 0.25V

Transistores nMOS de Enriquecimento Tecnologia atual: Q’0 C’ox pois, Tox  VFB  MS então, para um valor de VT suficientemente positivo:  para isso, NA porém, substrato com alta dopagem implica em: grande variação de VT com VSB, aumento do valor de S (slope), aumento do valor das capacitâncias de junção (reduz a velocidade dos CI’s). Do cap. 4: S=2.3nt Como resolver ?

Transistores nMOS de Enriquecimento Implantação de íons aceitadores próximo à superfície!!! Átomos aceitadores ionizados carga negativa Altera efetivamente o valor de Q’0 VFB VT. A concentração do substrato (NA) não aumenta  Efeito de corpo e capacitâncias de junção são mantidas pequenas Porém a implantação de íons próximo à superfície não é adequada para dispositivos de canal curto (cap. 6). punchthrough. Geralmente são usadas duas implantações. Nota-se então que o projeto de dispositivos com canal implantado não é um tarefa fácil!!!

Transistor com canal implantado e MOS de três terminais correspondente: Fig. 5.2

Transistores nMOS de Enriquecimento Ex.: Dose de 1x1012 cm-2 Energia de 60 KeV. A implantação de íons é caracterizada pela “dose efetiva” (número de íons implantados/cm2 – de 1011 a 1013/cm2) e pela energia cinética média dos íons (5 a 200 keV). A distribuição inicial dos íons no semicondutor é aprox. gaussiana. Após a difusão dos dopantes causada pelas etapas térmicas, a forma da distribuição é a da figura 5.3a. Para facilitar as análises, usa-se a distribuição da figura 5.3b. As constantes NI e dI devem ser apropriadamente escolhidas para resultar modelos precisos. Ex.: dI = RP+RP (~0.1m) como chute inicial

Transistores nMOS de Enriquecimento 5.2.2 – Cargas e tensões de limiar. Transistores nMOS de Enriquecimento Para VCB baixo e aumentando VGB: dBm – largura da região de depleção enquanto em inversão forte. dI – profundidade da região implantada. VI é a tensão VCB quando dBm = dI. dBm < dI Em inversão forte e aumentando VCB, a região de depleção aumenta até chegar na profundidade dI para VCB=VI. Enquanto VCB ≤ VI podemos considerar o dispositivo como sendo gate/óxido/região implantada, assim, a dopagem efetiva do substrato desse dispositivo será: NAS = NAB + NI

Transistores nMOS de Enriquecimento Do cap. 3 e substituindo NA por NAS; Para VCB ≤ VI (01 um pouco maior que 0 do não implantado) do transistor não implantado: Quando VCB = VI, temos dBm = dI;

Transistores nMOS de Enriquecimento Assumindo VGB suficiente para manter inversão forte e fazendo VCB > VI, a região de depleção será maior que a profundidade região implantada, daí: As aproximações anteriores não valem!! Região com dopagem NAS seguida de uma dopagem NAB. Cap. 3 – Em inversão forte, S  01+ VCB, assim:

Transistores nMOS de Enriquecimento Por eletrostática (apêndice B e probl. 5.11): Transistores nMOS de Enriquecimento VCB ≥ VI M é a dose de implantação (cm-2). Se M=0, Q’B2 é igual para dispositivos sem implantação. Obs: Caso dI  0, VT2 = VT1 com VFB aumentado por q.M/C’ox. Os íons implantados estão próximos à superfície e eles atuam na carga de interface Q’0.

Transistores nMOS de Enriquecimento Podemos re-escrever : Transistores nMOS de Enriquecimento Considerando um dispositivo fictício sem implantação: VT2 será idêntico à expressão anterior se escolhermos: VFB2 > VFB1 f02 < f01  Expressão final: g2 < g1 Eq. 5.2.28 a,b

Transistores nMOS de Enriquecimento Para o caso do transistor: Fig. 5.5a Fig. 5.5b Dopagem NAS uniforme g1 VT = VT1 curva a Dopagem NAB uniforme s/ implantação g2 curva b Dopagem NAB uniforme mas com implantação rasa dI  0 Altera o valor de Q’0 VFB + q.M/C’ox curva c

Podemos incluir estas expressões de VT nos modelos de corrente do cap. 4, ajustando NI e dI para ajuste das curvas. É uma aproximação, pois modelos do cap. 4 são p/ NA=cte. Alternativa: desenvolver modelo com NA não uniforme. Depende da necessidade e/ou interesse.

Transistores nMOS de Enriquecimento 5.2.3 – Modelo de corrente para inversão forte – Fonte/Dreno - Não saturação. Se VDB ≠ VSB, então VCB varia ao longo do canal e a região de depleção também. Q’I vai ser função de VCB(x), que pode ser maior ou menor que VI ! Eq. 5.2.33 Assumindo VDB>VSB (VDS>0) temos 3 casos: 1o – VSB < VDB ≤ VI Região de depleção dentro da região implantada.

Transistores nMOS de Enriquecimento Em toda região vale VCB < VI, assim (5.2.28a e 5.2.33): Transistores nMOS de Enriquecimento IDSN = I1(VSB,VDB) cap. 4 Eq. 5.2.35 2o – VI ≤ VSB < VDB Região de depleção fora da região implantada. Em toda região vale VCB > VI, IDSN = I2(VSB,VDB) usando a eq. acima com i=2

Transistores nMOS de Enriquecimento 3o – VSB < VI < VDB No ponto onde dI = profund. de implantação, ou seja, VCB = VI, temos: IDSN = I1(VSB,VI)+ I2(VI,VDB) Resumidamente:

Transistores nMOS de Enriquecimento - Região de Saturação, I constante. Assumindo VSB fixo e VDB variando. VDB(pinchoff) → VP1. Se VP1 < VI Se VDB (pinchoff) > VI obtém-se: Se VSB < VI → VP1 se < VI Se VSB < VI e VP1 > VI → VP2 Desconsiderando a modulação do comprimento do canal, o modelo completo passa ser:

Transistores nMOS de Enriquecimento 5.2.4 – Modelo Simplificado para Inversão forte aI1(região implantada) e aI2 (região sem implantação) - São apresentados dois parâmetros: - Expansão da Eq. 5.2.35 (Prob. 5.2); onde, VTi, i = 1,2. Eq. 5.2.44 aI1 > aI2 aI1 e aI2 são parâmentros críticos e devem ser cuidadosamente escolhidos para garantir continuidade nos modelos.

Transistores nMOS de Enriquecimento - Na região de saturação. Lembrando que VP → VDB quando IDSN/ VDB = 0 - Se VSB < VI e VP < VI  - Se VSB < VI e VP > VI  - Se VI < VSB < VDB 

Transistores nMOS de Enriquecimento A aproximação por canal não implantado apresenta resultados satisfatórios quando a dose implantada é pequena. - Dispositivo com alta dose de implantação(simulado); - Note que VTextr.1 < VTextr.2 VSB = 0 e VGB pequeno → VP < VI curva tracejada 1 VSB = 0 e VGB grande → VP > VI curva tracejada 2 Quando VSB > VI → continuidade!!!

Transistores nMOS de Enriquecimento 5.2.5 –Inversão Fraca Para VSB > VI , a região de depleção fica fora da região implantada e o dispositivo se comporta como um sem implantação Para VSB = 0 , a região de depleção fica dentro da região implantada; g = g1 assim, n e S ↑ (slope) Dificuldade para projetar circuitos analógicos, baseados no comporta- mento exponencial nesta região. Portanto, a implantação de ajuste de VT deve ser projetada para que a região de depleção mantenha-se na região não implantada do substrato. A região de depleção também não deve ser muito grande pois podem aparecer efeitos de canal curto (cap. 6)