Germano Maioli Penello Lab2 aula 11 www.if.ufrj.br/~gpenello/Lab2_2018-1.html Germano Maioli Penello IF-UFRJ 2018-1 1

Outras operações básicas (portas lógicas) Tabela verdade - XOR XOR Exclusive OR Saída igual a 1 quando as entradas forem diferentes XNOR Exclusive NOR Saída igual a 1 quando as entradas forem iguais A B A A + B S = A + B = A.B + A.B B CI  4030 1 1 1 1 Tabela verdade - XNOR 1 1 A B A A x B S = A x B = A.B + A.B B 1 1 1 1 1 1 2

Circuito somador digital Meio somador A B SOMA C D A C 00 B 1 01 1 D 1 01 1 1 1 10 1 Saída C corresponde ao bit mais significativo e a saída D corresponde ao bit menos significativo Meio somador – possui apenas duas entradas, não podendo ser acoplado diretamente em cascata (não possui carry-in) 3

Circuito somador digital Somador completo A B Cin Cout Soma 1 1 1 1 1 1 1 1 1 http://www.circuitstoday.com/half-adder-and-full-adder 1 1 1 1 1 1 1 1 1 1 1 4

Circuito somador digital Somador completo de vários bits Em decimal: 1001 9 + + 0111 7 10000 16 Cout do último estágio Qual desses full adders poderia ser trocado por um half adder sem prejudicar o resultado final da soma? 5 http://www.circuitstoday.com/half-adder-and-full-adder

Atividade 1 - Construa um circuito exclusive OR e verifique sua tabela verdade. 2 - Construa um circuito exclusive NOR e verifique sua tabela verdade. 3 - Construa um circuito SOMADOR e verifique sua tabela verdade. 4 - Projete, construa e verifique a tabela verdade do problema lógico “Raposa, Ganso, Homem”. Monte a tabela verdade do circuito antes de projetar o mesmo. Uma vez projetado o circuito, verifique a validade da tabela verdade antes de montar o circuito, testando os valores de entrada e os respectivos valores de saída. O circuito será uma representação do conhecido jogo de lógica, onde um homem deve transportar uma raposa e um ganso para o outro lado da margem de um rio sem poder deixar em nenhum momento a raposa e o ganso juntos. O circuito deve conter três entradas, representando a raposa o ganso e o homem, e cada entrada pode assumir valor 0 ou 1 que representa a margem em que cada componente do problema se encontra. A saída do circuito deve acionar um LED que acenderá sempre que a situação proibida ocorrer. Lembre-se que a corrente máxima admitida pelo LED é de 70 mA, mas que é conveniente ter uma corrente da ordem de 20 a 30 mA, utilizando um resistor em série. O LED NÃO PODE ser ligado diretamente na saída do circuito! 5 - Escreva a tabela verdade para o mesmo tipo de problema, com uma variável adicional. O problema passa a ser da “Raposa, Ganso, Milho e Homem”. Uma vez montada a tabela verdade, faça sua simplificação e projete o circuito equivalente. Se você tiver tempo, monte e teste o circuito na prática. 6

Solução Situações que não podem ocorrer e o led deve acender caso ocorram. Rap Gan Hom X 1 1 Rap.Gan.Hom 1 1 1 X = Rap.Gan.Hom + Rap.Gan.Hom 1 1 1 1 1 1 Rap.Gan.Hom 1 1 1 7

Solução X = Rap.Gan.Hom + Rap.Gan.Hom Rap Gan Hom X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 8

Solução X = Rap.Gan.Hom + Rap.Gan.Hom Rap Gan Hom X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 9

Clock Frequência de funcionamento de uma CPU (central processing unit) – indicativo de velocidade de processamento. Clocks atuais ~GHz https://www.extremetech.com/computing/116561-the-death-of-cpu-scaling-from-one-core-to-many-and-why-were-still-stuck 10

Clock Vout A mudança de estado lógico de 0 para 1 (ou de 1 para 0) não é imediata em uma porta inversora real. Se cada porta inversora tem um tempo de atraso de 1 ns, quanto tempo que o circuito acima leva para completar um ciclo? 11

Clock Vout 1 1 1ns 1ns 1ns A mudança de estado lógico de 0 para 1 (ou de 1 para 0) não é imediata em uma porta inversora real. Se cada porta inversora tem um tempo de atraso de 1 ns, quanto tempo que o circuito acima leva para completar um ciclo? 2 * 3 ns = 6 ns 12

Clock C R Vout Vb Vc Inv 1 Inv 2 13

Clock Vb Vcc R Vout t Vout 1 1 Vcc Vb Vc Inv 1 Inv 2 C t Vc Vcc 1 Vcc Vb Vc Inv 1 Inv 2 t Vc Vcc Considerando a situação inicial de Vout = 0 Vcc/2 Va = Vb  capacitor carrega por R Quando Vc = Vcc/2  saída do Inv 2 muda de estado t O capacitor demora t0 para chegar a esta tensão t0 14

Clock Vb Vcc C R Vout t Vout 1 Vcc Vb Vc Inv 1 Inv 2 t Vc Vcc 1 Vcc Vb Vc Inv 1 Inv 2 t Vc Vcc Saída de Inv2 = 0  Vout = 1 Capacitor ganhou uma tensão extra de Vcc  Vc = Vcc + Vcc/2 Vcc/2 Capacitor descarrega por R. t Quando Vc = Vcc/2  saída do Inv 2 muda de estado O capacitor demora t1 para chegar a esta tensão t0 t1 15

Clock Vb Vcc C R Vout t Vout Vcc Vb Vc Inv 1 Inv 2 t Vc t0 = t1 = ln(3) RC Vcc Va = Vb  capacitor carrega por R Vcc/2 Quando Vc = Vcc/2  saída do Inv 2 muda de estado t O capacitor demora t0 para chegar a esta tensão t0 t1 t0 Votlamos à situação inicial. O processo repetido indefinidamente. 16

Atividade Vb Vcc R Vout t Vout Vcc Vb Vc Inv 1 Inv 2 C t Vc Vcc 1 – Construir o circuito acima para oscilar na frequência de 2kHz. 2 – Verificar as tensões nos pontos Vb, Vc e Vout com um osciloscópio Vcc/2 t t0 t1 t0 17

C R Vout 1 1 Vb Vc Inv 1 Inv 2 R Vout Vout 1 = Vcc C C Vcc 18

Vout C Vcc 19

Vout C Vcc 20

C R Vout 1 Vb Vc Inv 1 Inv 2 R Vout Vout 1 = Vcc C C Vcc 21

Vout C Vcc 22

Vout C Vcc 23